購書鏈接（淘寶）： 

https://e.tb.cn/h.iXAhfWDXcJSIbod?tk=tsITUtjEw9F MF168 

                                                                 內(nèi)  容  簡  介

    本書根據(jù)課堂教學(xué)和實驗操作的要求，以提高實際工程設(shè)計能力為目的，深入淺出地對EDA技術(shù)、Verilog HDL硬件描述語言、FPGA開發(fā)應(yīng)用及相關(guān)知識做了系統(tǒng)和完整的介紹，使讀者通過本書的學(xué)習(xí)并完成推薦的實驗，能初步了解和掌握EDA的基本內(nèi)容及實用技術(shù)。

  本書包括EDA技術(shù)概述，F(xiàn)PGA與CPLD的結(jié)構(gòu)原理、組合電路的Verilog設(shè)計、仿真與硬件設(shè)計、時序電路的設(shè)計、IP核應(yīng)用、MCU與FPGA片上系統(tǒng)開發(fā)、對Verilog的深入、Verilog Test Bench仿真與時序分析、狀態(tài)機設(shè)計、16位CPU創(chuàng)新設(shè)計和Verilog 知識拾遺。各章都安排了習(xí)題或針對性較強的實驗與設(shè)計。書中列舉的大部分實驗設(shè)計實例和實驗示例實現(xiàn)的EDA工具平臺是Quartus II ，硬件平臺是Cyclone IVE/10LP系列FPGA，并在EDA實驗系統(tǒng)上通過了硬件測試。

  本書可作為高等院校電子工程、通信、工業(yè)自動化、計算機應(yīng)用技術(shù)、電子對抗、儀器儀表、數(shù)字信號或圖像處理等學(xué)科的本科生或研究生的電子設(shè)計、EDA技術(shù)課程和VHDLVerilog HDL硬件描述語言的教材及實驗指導(dǎo)書，同時也可作為相關(guān)專業(yè)技術(shù)人員的自學(xué)參考書。

第3章_組合電路設(shè)計.pdf

第2章_FPGA與CPLD的結(jié)構(gòu)原理.pdf

第1章_概述.pdf

第4章_時序仿真與硬件實現(xiàn).pdf

第5章_時序電路設(shè)計.pdf

第6章_IP應(yīng)用及相關(guān)語法.pdf

第7章 MCU與FPGA片上系統(tǒng)開發(fā).pdf

第9章_TestBench仿真與時序分析.pdf

第8章_設(shè)計深入.pdf

第11章CPU創(chuàng)新設(shè)計.pdf

第12章_Verilog拾遺.pdf

第10章_Verilog狀態(tài)機設(shè)計技術(shù).pdf